

# Quelques applications des systèmes combinatoires

Profs. Peña & Perez-Uribe & Mosqueron


- **Analyse:**  
Déterminer le comportement d'un système à partir d'une description de sa structure
- **Synthèse:**  
Déterminer la structure qui produit un comportement donné.  
Plusieurs structures sont possibles pour un même comportement

# Comparateur

- But : indiquer si deux nombres binaires sont égaux
- Les sorties '<' ou '>' sont souvent ajoutées pour les applications numériques
- Modulaire si dispose d'entrées '<', '=' et '>'

3

## Comparateur (symbole CEI)



Symbole IEEE/CEI **OBLIGATOIRE**

4

# Décomposition comparateur

- Tout comparateur à n bits peut se décomposer en n comparateurs 1 bit
- La décomposition peut être de type cascade ou parallèle
  - cascade : moins de matériel, plus lent => moins coûteux
  - parallèle : plus de matériel, plus rapide => plus performant

5


# Comparateur 1 bit (schéma)

- Un comparateur 1 bit se réalise au moyen d'un ou-exclusif inversé (xnor)

Eq	B	A	A=B
'0'	'1'	'1'	'0'
'1'	'0'	'0'	'1'
'1'	'0'	'1'	'0'
'1'	'1'	'0'	'0'
'1'	'1'	'1'	'1'


		B A			
		00	01	11	10
Eq	0	'0'	'0'	'0'	'0'
	1	'1'	'0'	'1'	'0'

$$A=B = (\bar{A} \cdot \bar{B} + A \cdot B) \cdot Eq$$

$$= \overline{(A \oplus B)} \cdot Eq$$


6


# Décomposition en cascade



ARO1 - APE & CPN & RMQ

7

# Décomposition en parallèle




ARO1 - APE & CPN & RMQ

8

# Comparateurs

- Implémentation des opérateurs de comparaison ( $=$ ,  $>$ ,  $<$ ,  $\geq$ ,  $\leq$ )



## Comparateurs (2)

$A_1$	$A_0$	$B_1$	$B_0$	$A > B$	$A == B$	$A < B$
0	0	0	0	0	1	0
0	0	0	1	0	0	1
0	0	1	0	0	0	1
0	0	1	1	0	0	1
0	1	0	0	1	0	0
0	1	0	1	0	1	0
0	1	1	0	0	0	1
0	1	1	1	0	0	1
1	0	0	0	1	0	0
1	0	0	1	1	0	0
1	0	1	0	0	1	0
...	...	...	...	...	...	...
1	1	1	1	0	1	0

# Exercices I


Soit un comparateur fournissant l'égalité entre deux nombres de  $n$  bits.

1. Donner l'équation logique de la sortie égalité ( $A_{eq}B$ ) pour des nombres de 5 bits.  
Indiquer le nombre total de termes de cette équation.
2. Indiquer le nombre total de termes de l'équation si les nombres ont 10 bits.
3. Quelle remarque pouvez-vous faire ?

11

# Décodeurs

- Un décodeur détecte la présence d'une combinaison spécifique en entrée
- Pour un décodeur à  $n$  entrées, il y en a  $2^n$  sorties
- Application typique: décodage d'adresses pour la mémoire



12


# Décodeur X/Y

- But : activer la sortie dont on donne le numéro sous forme binaire (entier non signé)
  - => décode la valeur binaire d'entrée de **n** bits
  - => génère tous les mintermes de l'entrée **n** bits
- Une **seule** sortie active simultanément (minterme)
- Comporte souvent une entrée d'activation (*Enable*). Cette entrée est indispensable pour étendre le décodage.


13

# Décodeur X/Y (symbole)

- Symbole décodeur x à n, avec  $n = 2^x$



Symbole IEEE/CEI **RECOMMANDÉ**




Symbole US **ACCEPTÉ**

**utilisation de symbole explicite !**

14


# Décodeur 2 à 4, symbole



Symbole IEEE/CEI **RECOMMANDÉ**

# Décodeur 2 à 4

- Fonctionnement de principe




# Décodeur 2 à 4 (TDV, équations, schéma)

- Génère tous les mintermes de Sel1 et Sel0

Sel1	Sel0	Y3	Y2	Y1	Y0
'0'	'0'	'0'	'0'	'0'	'1'
'0'	'1'	'0'	'0'	'1'	'0'
'1'	'0'	'0'	'1'	'0'	'0'
'1'	'1'	'1'	'0'	'0'	'0'


$$Y0 = (\overline{\text{Sel1}} \cdot \overline{\text{Sel0}}) \quad Y1 = (\overline{\text{Sel1}} \cdot \text{Sel0})$$

$$Y2 = (\text{Sel1} \cdot \overline{\text{Sel0}}) \quad Y3 = (\text{Sel1} \cdot \text{Sel0})$$




# Décodeur 2 à 4 avec EN, symbole

- Version avec *Enable*



# Décodeur 2 à 4 avec EN

- Fonctionnement de principe



ARO1 - APE & CPN & RMQ

19


# Décodeur 2 à 4 avec EN (TDV, équ., schéma)

- Génère tous les mintermes de Sel1 et Sel0

Table de vérité						
En	Sel1	Sel0	Y3	Y2	Y1	Y0
'0'	x	x	'0'	'0'	'0'	'0'
'1'	'0'	'0'	'0'	'0'	'0'	'1'
'1'	'0'	'1'	'0'	'0'	'1'	'0'
'1'	'1'	'0'	'0'	'1'	'0'	'0'
'1'	'1'	'1'	'1'	'0'	'0'	'0'

$$Y0 = En \cdot (\overline{Sel1} \cdot \overline{Sel0}) \quad Y1 = En \cdot (\overline{Sel1} \cdot Sel0)$$


$$Y2 = En \cdot (Sel1 \cdot \overline{Sel0}) \quad Y3 = En \cdot (Sel1 \cdot Sel0)$$



20

ARO1 - APE & CPN & RMQ

# Décodeur 3 à 8, symbole CEI




Symbole IEEE/CEI **RECOMMANDÉ**

ARO1 - APE & CPN & RMQ

21

# Décodeur 3 à 8, symbole US



Symbole US **ACCEPTÉ**

ARO1 - APE & CPN & RMQ

22

# Décodeur 3 à 8, table de vérité


EN	Sel(2)	Sel(1)	Sel(0)	Y(7)	Y(6)	Y(5)	Y(4)	Y(3)	Y(2)	Y(1)	Y(0)
'0'	x	x	x	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'
'1'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'0'	'1'
'1'	'0'	'0'	'1'	'0'	'0'	'0'	'0'	'0'	'0'	'1'	'0'
'1'	'0'	'1'	'0'	'0'	'0'	'0'	'0'	'0'	'1'	'0'	'0'
'1'	'0'	'1'	'1'	'0'	'0'	'0'	'0'	'1'	'0'	'0'	'0'
'1'	'1'	'0'	'0'	'0'	'0'	'0'	'1'	'0'	'0'	'0'	'0'
'1'	'1'	'0'	'1'	'0'	'0'	'1'	'0'	'0'	'0'	'0'	'0'
'1'	'1'	'1'	'0'	'0'	'1'	'0'	'0'	'0'	'0'	'0'	'0'
'1'	'1'	'1'	'1'	'1'	'0'	'0'	'0'	'0'	'0'	'0'	'0'

ARO1 - APE & CPN & RMO

23

# Décodeur, schéma de décomposition

- Un décodeur n bits peut se réaliser au moyen de deux décodeurs n-1 bits



Décodeur 1 à 2

ARO1 - APE & CPN & RMO

24

## Décodage: génération de mintermes

- Chaque sortie d'un décodeur n'est active que pour une et une seule valeur du code binaire d'entrée, donc pour une et une seule combinaison des bits d'entrée
  - ⇒ chaque sortie correspond à un minterme
- Avec un décodeur à N entrées et une porte OU à  $2^N - 1$  entrées au maximum, on peut implémenter n'importe quelle fonction combinatoire à N entrées, sous la forme d'une somme de mintermes.

## Décodeur en générateur de fonction ...

TDV fonction F

C	B	A	F
'0'	'0'	'0'	'0'
'0'	'0'	'1'	'1'
'0'	'1'	'0'	'0'
'0'	'1'	'1'	'0'
'1'	'0'	'0'	'1'
'1'	'0'	'1'	'0'
'1'	'1'	'0'	'1'
'1'	'1'	'1'	'0'


Equation F :

(somme de mintermes)

$$F(C, B, A) = \Sigma 1, 4, 6$$

## ... décodeur en générateur de fonction


Schéma  $F(C, B, A) = \Sigma 1, 4, 6$



ARO1 - APE & CPN & RMQ

27

## Application: afficheur 7 segments





Le code **BCD** ou Binary-coded decimal, qui peut se traduire en français par *décimal codé en binaire*, est très habituel lorsqu'une valeur numérique doit être affichée. Les valeurs 0 à 9 sont codées en binaire en utilisant 4 bits (un *nibble*). Dans certains systèmes les 4 bits de poids fort d'un octet sont à 0; dans d'autres, ils codent une deuxième valeur.

ARO1 - APE & CPN & RMQ


28

# Décodeur BCD à 7-segments



$w_3$	$w_2$	$w_1$	$w_0$	$a$	$b$	$c$	$d$	$e$	$f$	$g$
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1

# Décodeur BCD à 7-segments



# Décodeur binaire à 7-segments

$w_3$	$w_2$	$w_1$	$w_0$	$a$	$b$	$c$	$d$	$e$	$f$	$g$
0	0	0	0	1	1	1	1	1	1	0
0	0	0	1	0	1	1	0	0	0	0
0	0	1	0	1	1	0	1	1	0	1
0	0	1	1	1	1	1	1	0	0	1
0	1	0	0	0	1	1	0	0	1	1
0	1	0	1	1	0	1	1	0	1	1
0	1	1	0	1	0	1	1	1	1	1
0	1	1	1	1	1	1	0	0	0	0
1	0	0	0	1	1	1	1	1	1	1
1	0	0	1	1	1	1	1	0	1	1
1	0	1	0	∅	∅	∅	∅	∅	∅	∅
...	...	...	...	...	...	...	...	...	...	...
1	1	1	1	∅	∅	∅	∅	∅	∅	∅


ARO1 - APE & CPN & RMQ

31

# Encodeurs

- Convertisseur qui a moins de bits en sortie qu'en entrée
- Exemple:  $2^n$  bits  $\rightarrow$  binaire
- Il ne peut pas gérer plus d'une entrée à 1

Inputs								Outputs		
$I_0$	$I_1$	$I_2$	$I_3$	$I_4$	$I_5$	$I_6$	$I_7$	$y_2$	$y_1$	$y_0$
1	0	0	0	0	0	0	0	0	0	0
0	1	0	0	0	0	0	0	0	0	1
0	0	1	0	0	0	0	0	0	1	0
0	0	0	1	0	0	0	0	0	1	1
0	0	0	0	1	0	0	0	1	0	0
0	0	0	0	0	1	0	0	1	0	1
0	0	0	0	0	0	1	0	1	1	0
0	0	0	0	0	0	0	1	1	1	1



ARO1 - APE & CPN & RMQ

32


# Encodeur de priorité

- But : déterminer le numéro de l'entrée active ayant le degrés de priorité le plus élevé
- Ce module comporte souvent en plus une entrée d'autorisation
- Ce module comporte une sortie indiquant qu'une des entrées au moins est active (Nécessaire pour identifier une action sur l'entrée 0)


33

# Encodeur (Schéma bloc)

- Exemple avec un encodeur à 4 entrées



Symbole non explicite **INTERDIT**



Symbole IEEE/CEI **OBLIGATOIRE**

34

# Encodeur sans chaînage

Table de vérité (TDV)

In3	In2	In1	In0	Detect	Num1	Num0
'0'	'0'	'0'	'0'	'0'	'1'	'1'
'0'	'0'	'0'	'1'	'1'	'0'	'0'
'0'	'0'	'1'	x	'1'	'0'	'1'
'0'	'1'	x	x	'1'	'1'	'0'
'1'	x	x	x	'1'	'1'	'1'

Equations logiques

$$\text{Detect} = \text{In3} + \text{In2} + \text{In1} + \text{In0}$$

$$\text{Num1} = \text{In3} + \text{In2}$$

$$\text{Num0} = \text{In3} + \overline{\text{In2}} \cdot \text{In1}$$

35


# Encodeurs de priorité

- Encodeur qui peut gérer plus d'une entrée à 1

Enable input	I <sub>3</sub>	I <sub>2</sub>	I <sub>1</sub>	I <sub>0</sub>	O <sub>1</sub>	O <sub>0</sub>	Input active control signal
0	X	X	X	X	0	0	0
1	0	0	0	0	0	0	0
1	0	0	0	1	0	0	1
1	0	0	1	X	0	1	1
1	0	1	X	X	1	0	1
1	1	X	X	X	1	1	1

36

# Interruptions



Qui a besoin de moi ?    Qui est servi en premier ?

ARO1 - APE & CPN & RMQ

37

# Multiplexeur

- But : Transmettre sur la sortie l'entrée sélectionnée par son numéro
- Une entrée supplémentaire « Enable » est souvent présente pour faciliter l'extension
- Les multiplexeurs sont utilisables à la place de portes logiques pour réaliser des fonctions combinatoires quelconques

ARO1 - APE & CPN & RMQ



38

# Multiplexeurs

## ○ Multiplexeur

- $2^n$  entrées
- n entrées de sélection
- une sortie

○ Les entrées de sélection s déterminent quelle entrée est connectée à la sortie




ARO1 - APE & CPN & RMQ

39

## Multiplexeurs (suite)

### Implementation d'un MUX à 4 entrées

$s_1$	$s_0$	$f$
0	0	$I_0$
0	1	$I_1$
1	0	$I_2$
1	1	$I_3$




$$f = s_1' s_0' I_0 + s_1' s_0 I_1 + s_1 s_0' I_2 + s_1 s_0 I_3$$

ARO1 - APE & CPN & RMQ


40

# Multiplexeur n à 1, symboles

- Symbole multiplexeur n à 1 :



Symbole IEEE/CEI **RECOMMANDÉ**




Symbole US **ACCEPTÉ**

**utilisation de symbole explicite !**

41

## Exemple fonctionnel du multiplexeur


- Un multiplexeur 4 à 1 est un sélecteur à :
  - 2 lignes de sélection Sel(1..0), choix de l'entrée
  - 4 lignes d'entrées D(3 .. 0)



42


# Fonctionnement multiplexeur 4 à 1

- Signal *Enable* inactif :




# Fonctionnement multiplexeur 4 à 1

- Signal *Enable* actif et  $Sel(1..0) = "01"$  :



# Fonctionnement multiplexeur 4 à 1

- Signal *Enable* actif, Sel(1..0) = "11" :



ARO1 - APE & CPN & RMQ

45


# Multiplexeur 2 to 1 (schéma)

- Système combinatoire à 4 entrées (En, Sel, D1 et D0) et une sortie (Y)

Table de vérité				
En	Sel	D1	D0	Y
'0'	x	x	x	'0'
'1'	'0'	'0'	'0'	'0'
'1'	'0'	'0'	'1'	'1'
'1'	'0'	'1'	'0'	'0'
'1'	'0'	'1'	'1'	'1'
'1'	'1'	'0'	'0'	'0'
'1'	'1'	'0'	'1'	'0'
'1'	'1'	'1'	'0'	'1'
'1'	'1'	'1'	'1'	'1'

		En Sel			
		00	01	11	10
D1	00	'0'	'0'	'0'	'0'
	01	'0'	'0'	'0'	'1'
11	00	'0'	'0'	'1'	'1'
	10	'0'	'0'	'1'	'0'

$Y = EN \cdot (\overline{Sel} \cdot D0 + Sel \cdot D1)$




ARO1 - APE & CPN & RMQ


46

# Multiplexeur 4 à 1, symbole

- Symboles multiplexeur 4 à 1:



Symbole US **ACCEPTÉ**



Symbole IEEE/CEI **RECOMMANDÉ**


# Multiplexeur 4 à 1, table de vérité

- Table de vérité compactée :

EN	Sel(1)	Sel(0)	Y
0	x	x	0
1	0	0	D0
1	0	1	D1
1	1	0	D2
1	1	1	D3

# Multiplexeur m to 1 (décomposition)


- Un multiplexeur m to 1 peut toujours se réaliser au moyen de deux multiplexeurs m/2 to 1 et des portes



ARO1 - APE & CPN & RMQ

49

# MUX 4-1 à l'aide des MUX 2-1




ARO1 - APE & CPN & RMQ

50

# Le MUX en générateur de fonction

Equation logique :

$$Y = \text{EN and } ( \text{not Sel(1) and not Sel(0) and D(0)} \\ \text{or not Sel(1) and Sel(0) and D(1)} \\ \text{or Sel(1) and not Sel(0) and D(2)} \\ \text{or Sel(1) and Sel(0) and D(3) } )$$



51

# MUX en générateur de fonction

○ Table de vérité Mux 4à1 compacte


$$F(B,A) = \Sigma 0,2,3$$

'1' EN	B Sel(1)	A Sel(0)	F Y	
0	X	X	0	<b>pas utilisé</b>
1	0	0	D(0)	<b>'1'</b>
1	0	1	D(1)	<b>'0'</b>
1	1	0	D(2)	<b>'1'</b>
1	1	1	D(3)	<b>'1'</b>

52

## MUX en générateur de fonction

Voici le schéma logique :



## MUX en générateur de fonction

- On peut donc décomposer le MUX en
  - Un décodeur
  - Un aiguillage
- On peut donc générer n'importe quelle fonction de 2 variables (Sel(1), Sel(0)) en plaçant sur les entrées D(3)..D(0) les valeurs logiques souhaitées
- Cette technique est utilisée dans certains circuits programmables FPGA (exemple : FPGA de Xilinx)

# MUX en générateur de fonction

C Sel(2)	B Sel(1)	A Sel(0)	P Y
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1

Exercice :


$$P(C,B,A) = \Sigma 1, 2, 4, 7$$

Donner le schéma logique de la fonction P en utilisant un multiplexeur 8 à 1?

55


# MUX en générateur de fonction

○ Exercice  $P(C,B,A) = \Sigma 1, 2, 4, 7$





56





# Application des MUXs



# Application des MUXs



# Des MUX pour réaliser des fonctions combinatoires




ARO1 - APE & CPN & RMQ

59

# Fonction majorité à l'aide des MUX

Original truth table

A	B	C	$F_1$
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1



Majority function


ARO1 - APE & CPN & RMQ

60

# Fonction parité paire à l'aide des MUX

Original truth table

A	B	C	F <sub>1</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1




# Fonction majorité: réalisation optimisée

Original truth table

A	B	C	F <sub>1</sub>
0	0	0	0
0	0	1	0
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

New truth table

A	B	F <sub>1</sub>
0	0	0
0	1	C
1	0	C
1	1	1




# Fonction de parité paire: réalisation optimisée

Original truth table

A	B	C	F <sub>1</sub>
0	0	0	0
0	0	1	1
0	1	0	1
0	1	1	0
1	0	0	1
1	0	1	0
1	1	0	0
1	1	1	1


New truth table

A	B	F <sub>1</sub>
0	0	C
0	1	$\bar{C}$
1	0	$\bar{C}$
1	1	C




63

# Unité Arithmétique et Logique




1-bit ALU: AND et OR




1-bit ALU: AND, OR et ADD

64

# Unité Arithmétique et Logique (2)




1-bit ALU: AND, OR, ADD et SUB



1-bit ALU: AND, OR, NOR, NAND, ADD, SUB

65

# Unité Arithmétique et Logique (3)




1-bit ALU

ALU op	Fonction
00000	AND
00001	OR
00010	ADD
01110	SUB
01111	SLT
11000	NOR
11001	NAND



66

## Vers une ALU “simple” 32-bit (3)



### 32-bit ALU:

AND,  
OR,  
NAND,  
NOR,  
ADD avec calcul d'overflow,  
SUB,  
détecteur de zéro et  
SLT(set on less than)  
si  $a < b$  alors sortie = 1  
sinon sortie = 0

ARO1 - APE & CPN & RMQ

67

## Jeu d'instructions d'un processeur

- Chaque processeur à un jeux d'instructions, qui comporte l'ensemble d'opérations que le processeur peut exécuter.
- Chaque instruction est identifié avec un code, appelé *opcode* (e.g., 00010, 00011) et avec un *mnémonique* (e.g., ADD, SUB).
- Une suite d'instructions d'un processeur donne lieu à un programme en langage machine

ARO1 - APE & CPN & RMQ

68

# Opérations et dépassement

## Rappel représentation des nombres

Détection des cas de dépassement:

- Représentation des nombres non signés:
  - Addition => dépassement indiqué par "Carry"
  - Soustraction => dépassement indiqué par "Borrow"  
Borrow = Emprunt = not Carry
- Représentation des nombres signés en C2:
  - Addition => dépassement indiqué par "Overflow"
  - Soustraction => dépassement indiqué par "Overflow"  
Overflow =  $C_n \text{ xor } C_{n-1}$

69

## Dépassement de capacité: résumé

- Carry
  - dépassement de capacité pour les additions de **nombres non signés**
  - généralement abrégé: C
- Borrow
  - dépassement de capacité pour les soustractions de **nombres non signés**
  - Borrow = not Carry
- Overflow
  - Dépassement de capacité pour les additions et soustractions de **nombres signés** en notation C2
  - généralement abrégé: V

70

# Décodeur - Démultiplexeur


- Un décodeur peut aussi être utilisé comme **démultiplexeur**
- Dans le mode démultiplexeur
  - L'entrée « Enable » joue le rôle d'entrée de données
  - L'entrée de sélection indique la sortie sur laquelle l'entrée de données (EN) est aiguillée

71

ARO1 - APE & CPN & RMQ

## Démultiplexeur (schéma bloc)

- La sortie  $Y(i)$  copie l'entrée EN
- Les autres sorties sont inactives ('0')



72

ARO1 - APE & CPN & RMQ

# Multiplexeur et décodeur

- Le multiplexeur peut être construit sur la base d'un décodeur

